晶振基本資料及PCB布局設(shè)計(jì)指導(dǎo)
來源：http://m.cnhxbh.com 作者：金洛鑫電子 2019年08月20
我們都知道石英晶振大致可以分為兩大類,分別是MHz和KHz,一般來說MHz頻率范圍比KHz要高,而且范圍更廣泛,KHz的范圍雖然從32KHz~100KHz都有,但范圍小不說,市場(chǎng)上和用戶應(yīng)用都是以32.768KHz這個(gè)頻點(diǎn)為主.因此使用KHz和MHz時(shí),PCB板的布局和設(shè)計(jì)也會(huì)稍稍的不同,二者之間的參數(shù),電氣特性,特征也會(huì)有一些差別.下面金洛鑫介紹一些晶振的基本資料,以及MHz和KHz的PCB板設(shè)計(jì)注意事項(xiàng).
晶振利用振動(dòng)壓電材料的機(jī)械諧振來產(chǎn)生非常穩(wěn)定的時(shí)鐘信號(hào).通常借助頻率提供穩(wěn)定的時(shí)鐘信號(hào)或跟蹤時(shí)間;因此,晶振廣泛用于RF和數(shù)字電路.晶振可由不同供應(yīng)商提供,形狀和尺寸也不盡相同,在性能和規(guī)格方面有很大差異.為在溫度、濕度、電源和工藝發(fā)生變化時(shí)使穩(wěn)健的應(yīng)用保持穩(wěn)定,了解各個(gè)參數(shù)和貼片振蕩器電路至關(guān)重要.所有物理對(duì)象都具有固有的振動(dòng)頻率,振動(dòng)頻率由其形狀、大小、彈性和材料中的聲速?zèng)Q定.壓電材料在施加電場(chǎng)時(shí)會(huì)變形,在恢復(fù)到其原始形狀時(shí)會(huì)產(chǎn)生電場(chǎng).電子電路中最常用的壓電材料是石英晶振,但也使用陶瓷諧振器—通常用于低成本或非時(shí)序關(guān)鍵型應(yīng)用.32.768KHz晶振通常被切割成音叉形狀,可以形成非常精確的頻率.
振蕩器
巴克豪森穩(wěn)定性準(zhǔn)則是用于確定電子電路何時(shí)振蕩的兩個(gè)條件.其中規(guī)定,如果A是電路中放大元件的增益,β(jω)是反饋路徑的傳遞函數(shù),則電路將僅在符合以下條件的頻率下維持穩(wěn)態(tài)振蕩:
環(huán)路增益的絕對(duì)值等于單位增益,即|βA|=1
環(huán)路的相移為0或2π的整數(shù)倍,即∠βA=2πn,n∈0、1、2、3...
第一條準(zhǔn)則將確保恒定幅值信號(hào).小于1的數(shù)會(huì)將信號(hào)衰減到0,大于1的數(shù)會(huì)將信號(hào)放大到無窮大.第二條準(zhǔn)則將確保晶振穩(wěn)定的頻率.對(duì)于其他相移值,正弦波輸出將因反饋環(huán)而被抵消.
Microchip AVR單片機(jī)中的32.768kHz振蕩器如圖1-3所示,它由反相放大器(內(nèi)部)和晶振(外部)組成.大多數(shù)AVR單片機(jī)都具有內(nèi)部容性負(fù)載(CL1和CL2),因此通常不需要外部電容.但在某些情況下,必須添加外部負(fù)載以滿足晶振規(guī)范.某些AVR單片機(jī)可選擇應(yīng)使用CKOPT熔絲連接還是斷開內(nèi)部電容.反相放大器將提供一個(gè)π弧度(180度)相移,剩下的π弧度相移將由Quartz Crystal和容性負(fù)載(頻率為32.768KHz)提供,得到的總相移為2π弧度.在起振期間,放大器輸出將增大,直到建立環(huán)路增益為1的穩(wěn)態(tài)振蕩,即滿足巴克豪森準(zhǔn)則.此過程由AVR單片機(jī)振蕩器電路自動(dòng)控制.
電氣模型
晶振的等效電路如圖1-4所示.串聯(lián)RLC網(wǎng)絡(luò)稱為動(dòng)態(tài)臂,給出了晶振機(jī)械行為的電氣描述,其中C1表示石英的彈性,L1表示振動(dòng)質(zhì)量,R1表示由于阻尼造成的損失.C0稱為并聯(lián)電容或靜態(tài)電容,是晶振外殼和電極引起的電寄生電容的總和.如果使用電容表測(cè)量晶振電容,則只測(cè)量C0(C1無作用).
通過使用拉普拉斯變換,可以在該網(wǎng)絡(luò)中找到兩個(gè)諧振頻率.串聯(lián)諧振頻率fs僅取決于C1和L1,并聯(lián)或抗諧振頻率fp則還取決于C0.電抗與頻率特性如圖1-5所示.
公式1-1.串聯(lián)諧振頻率
公式1-2.并聯(lián)諧振頻率
低于30MHz的晶振可工作在串聯(lián)和并聯(lián)諧振頻率之間的任何頻率下,即,其在工作時(shí)處于感性狀態(tài).30MHz以上的高頻貼片晶振通常工作在串聯(lián)諧振頻率或泛音頻率下,泛音頻率出現(xiàn)在基頻的倍數(shù)處.向晶振添加容性負(fù)載CL將導(dǎo)致頻率偏移公式1-3中的值.晶振頻率可通過改變負(fù)載電容來調(diào)節(jié),這稱為頻率牽引.
公式1-3.偏移的并聯(lián)諧振頻率
等效串聯(lián)電阻
等效串聯(lián)電阻(Equivalent Series Resistance,ESR)是機(jī)械損耗的電氣表示,在串聯(lián)諧振頻率fs下,它等于電氣模型中的R1.ESR是一個(gè)非常重要的參數(shù),在晶振數(shù)據(jù)手冊(cè)中提供.ESR通常取決于晶振的物理尺寸,小晶振(特別是小型SMD晶振)的損耗和ESR值通常高于大晶振.ESR值越高,反相放大器的負(fù)載就越高,而ESR過高可能會(huì)導(dǎo)致振蕩器運(yùn)行不穩(wěn)定.無法實(shí)現(xiàn)單位增益,也無法滿足巴克豪森準(zhǔn)則.
Q因數(shù)和穩(wěn)定性
晶振的頻率穩(wěn)定性通過Q因數(shù)來衡量.Q因數(shù)是存儲(chǔ)在晶振中的能量與所有能量損耗之和的比值.通常,石英晶振的Q值范圍為10,000至100,000,而LC振蕩器的Q值可能為100.陶瓷諧振器的Q值低于石英晶振,對(duì)容性負(fù)載更敏感(牽引能力更高).
公式1-4.Q因數(shù)
以下幾個(gè)因素會(huì)影響頻率穩(wěn)定性:由安裝、沖擊或振動(dòng)應(yīng)力引起的機(jī)械應(yīng)力、電源變化、負(fù)載阻抗變化、溫度變化、磁場(chǎng)變化、電場(chǎng)變化以及晶振老化都可能產(chǎn)生影響.晶振供應(yīng)商通常會(huì)在其數(shù)據(jù)手冊(cè)中列出這些參數(shù).
起振時(shí)間
在起振期間,噪聲將在反相放大器中放大.晶振將充當(dāng)帶通濾波器并且僅反饋將被放大的晶振諧振頻率分量.在實(shí)現(xiàn)穩(wěn)態(tài)振蕩之前,晶振/反相放大器環(huán)路的環(huán)路增益大于1,信號(hào)幅值將增大.達(dá)到穩(wěn)態(tài)時(shí),環(huán)路增益將滿足巴克豪森準(zhǔn)則,環(huán)路增益為1,幅值恒定.
影響起振時(shí)間的因素:
•高ESR晶振的起振速度慢于低ESR晶振
高Q因數(shù)晶振的起振速度慢于低Q因數(shù)晶振
高負(fù)載電容會(huì)增加起振時(shí)間
振蕩器放大器驅(qū)動(dòng)能力(有關(guān)振蕩器裕度的更多詳細(xì)信息,請(qǐng)參見第3.2節(jié)負(fù)電阻測(cè)試和安全系數(shù)).此外,晶振頻率也會(huì)影響起振時(shí)間(晶振頻率越高,起振就越快),但對(duì)于32.768kHz晶振,此參數(shù)固定.
溫度容差
典型的32.768K通常被切割成使標(biāo)稱頻率集中于25°C.高于和低于25°C時(shí),頻率都將因拋物線特性而降低,如圖1-7所示.頻移由公式1-5得出,其中f0為T0時(shí)的目標(biāo)頻率(25°C時(shí)通常為32.768KHz),PPM為晶振數(shù)據(jù)手冊(cè)提供的溫度容差系數(shù).
公式1-5.溫度變化的影響
PCB布線和設(shè)計(jì)注意事項(xiàng)布線和設(shè)計(jì)注意事項(xiàng)
如果不謹(jǐn)慎考慮PCB布線和裝配過程中使用的材料,即使是性能最佳的振蕩器電路和高質(zhì)量晶振也不會(huì)表現(xiàn)出良好性能.超低功耗32.768K石英振蕩子的功耗通常遠(yuǎn)低于1μW,因此流入電路中的電流非常小.此外,晶振頻率高度依賴于容性負(fù)載.為提高振蕩器的穩(wěn)健性,我們建議在PCB布線期間遵循以下準(zhǔn)則:
•從XTAL1/TOSC1和XTAL2/TOSC2連接到晶振的信號(hào)線應(yīng)盡可能短,以減小寄生電容并提高抗噪性和抗串?dāng)_性.應(yīng)避免使用任何類型的插座.
•在晶振和信號(hào)線的周圍放置地平面和保護(hù)環(huán),對(duì)其進(jìn)行屏蔽.
•避免在晶振線附近布數(shù)字線(特別是時(shí)鐘線).對(duì)于多層PCB板,避免在晶振線下方布信號(hào)線.
•使用高質(zhì)量PCB和焊接材料.
•灰塵和濕度會(huì)增加寄生電容并減弱信號(hào)隔離,因此建議使用保護(hù)涂層.
晶振利用振動(dòng)壓電材料的機(jī)械諧振來產(chǎn)生非常穩(wěn)定的時(shí)鐘信號(hào).通常借助頻率提供穩(wěn)定的時(shí)鐘信號(hào)或跟蹤時(shí)間;因此,晶振廣泛用于RF和數(shù)字電路.晶振可由不同供應(yīng)商提供,形狀和尺寸也不盡相同,在性能和規(guī)格方面有很大差異.為在溫度、濕度、電源和工藝發(fā)生變化時(shí)使穩(wěn)健的應(yīng)用保持穩(wěn)定,了解各個(gè)參數(shù)和貼片振蕩器電路至關(guān)重要.所有物理對(duì)象都具有固有的振動(dòng)頻率,振動(dòng)頻率由其形狀、大小、彈性和材料中的聲速?zèng)Q定.壓電材料在施加電場(chǎng)時(shí)會(huì)變形,在恢復(fù)到其原始形狀時(shí)會(huì)產(chǎn)生電場(chǎng).電子電路中最常用的壓電材料是石英晶振,但也使用陶瓷諧振器—通常用于低成本或非時(shí)序關(guān)鍵型應(yīng)用.32.768KHz晶振通常被切割成音叉形狀,可以形成非常精確的頻率.
圖1-1.32.768kHz音叉晶振的形狀
巴克豪森穩(wěn)定性準(zhǔn)則是用于確定電子電路何時(shí)振蕩的兩個(gè)條件.其中規(guī)定,如果A是電路中放大元件的增益,β(jω)是反饋路徑的傳遞函數(shù),則電路將僅在符合以下條件的頻率下維持穩(wěn)態(tài)振蕩:
環(huán)路增益的絕對(duì)值等于單位增益,即|βA|=1
環(huán)路的相移為0或2π的整數(shù)倍,即∠βA=2πn,n∈0、1、2、3...
第一條準(zhǔn)則將確保恒定幅值信號(hào).小于1的數(shù)會(huì)將信號(hào)衰減到0,大于1的數(shù)會(huì)將信號(hào)放大到無窮大.第二條準(zhǔn)則將確保晶振穩(wěn)定的頻率.對(duì)于其他相移值,正弦波輸出將因反饋環(huán)而被抵消.
圖1-2.反饋環(huán)
圖1-3.AVR器件中的皮爾斯晶振電路(簡(jiǎn)化電路)
晶振的等效電路如圖1-4所示.串聯(lián)RLC網(wǎng)絡(luò)稱為動(dòng)態(tài)臂,給出了晶振機(jī)械行為的電氣描述,其中C1表示石英的彈性,L1表示振動(dòng)質(zhì)量,R1表示由于阻尼造成的損失.C0稱為并聯(lián)電容或靜態(tài)電容,是晶振外殼和電極引起的電寄生電容的總和.如果使用電容表測(cè)量晶振電容,則只測(cè)量C0(C1無作用).
圖1-4.晶振等效電路
公式1-1.串聯(lián)諧振頻率
公式1-2.并聯(lián)諧振頻率
圖1-5.晶振電抗特性
公式1-3.偏移的并聯(lián)諧振頻率
等效串聯(lián)電阻
等效串聯(lián)電阻(Equivalent Series Resistance,ESR)是機(jī)械損耗的電氣表示,在串聯(lián)諧振頻率fs下,它等于電氣模型中的R1.ESR是一個(gè)非常重要的參數(shù),在晶振數(shù)據(jù)手冊(cè)中提供.ESR通常取決于晶振的物理尺寸,小晶振(特別是小型SMD晶振)的損耗和ESR值通常高于大晶振.ESR值越高,反相放大器的負(fù)載就越高,而ESR過高可能會(huì)導(dǎo)致振蕩器運(yùn)行不穩(wěn)定.無法實(shí)現(xiàn)單位增益,也無法滿足巴克豪森準(zhǔn)則.
Q因數(shù)和穩(wěn)定性
晶振的頻率穩(wěn)定性通過Q因數(shù)來衡量.Q因數(shù)是存儲(chǔ)在晶振中的能量與所有能量損耗之和的比值.通常,石英晶振的Q值范圍為10,000至100,000,而LC振蕩器的Q值可能為100.陶瓷諧振器的Q值低于石英晶振,對(duì)容性負(fù)載更敏感(牽引能力更高).
公式1-4.Q因數(shù)
以下幾個(gè)因素會(huì)影響頻率穩(wěn)定性:由安裝、沖擊或振動(dòng)應(yīng)力引起的機(jī)械應(yīng)力、電源變化、負(fù)載阻抗變化、溫度變化、磁場(chǎng)變化、電場(chǎng)變化以及晶振老化都可能產(chǎn)生影響.晶振供應(yīng)商通常會(huì)在其數(shù)據(jù)手冊(cè)中列出這些參數(shù).
起振時(shí)間
在起振期間,噪聲將在反相放大器中放大.晶振將充當(dāng)帶通濾波器并且僅反饋將被放大的晶振諧振頻率分量.在實(shí)現(xiàn)穩(wěn)態(tài)振蕩之前,晶振/反相放大器環(huán)路的環(huán)路增益大于1,信號(hào)幅值將增大.達(dá)到穩(wěn)態(tài)時(shí),環(huán)路增益將滿足巴克豪森準(zhǔn)則,環(huán)路增益為1,幅值恒定.
影響起振時(shí)間的因素:
•高ESR晶振的起振速度慢于低ESR晶振
高Q因數(shù)晶振的起振速度慢于低Q因數(shù)晶振
高負(fù)載電容會(huì)增加起振時(shí)間
振蕩器放大器驅(qū)動(dòng)能力(有關(guān)振蕩器裕度的更多詳細(xì)信息,請(qǐng)參見第3.2節(jié)負(fù)電阻測(cè)試和安全系數(shù)).此外,晶振頻率也會(huì)影響起振時(shí)間(晶振頻率越高,起振就越快),但對(duì)于32.768kHz晶振,此參數(shù)固定.
圖1-6.晶振的起振信號(hào)
典型的32.768K通常被切割成使標(biāo)稱頻率集中于25°C.高于和低于25°C時(shí),頻率都將因拋物線特性而降低,如圖1-7所示.頻移由公式1-5得出,其中f0為T0時(shí)的目標(biāo)頻率(25°C時(shí)通常為32.768KHz),PPM為晶振數(shù)據(jù)手冊(cè)提供的溫度容差系數(shù).
公式1-5.溫度變化的影響
圖1-7.典型溫度與晶振頻率特性
如果不謹(jǐn)慎考慮PCB布線和裝配過程中使用的材料,即使是性能最佳的振蕩器電路和高質(zhì)量晶振也不會(huì)表現(xiàn)出良好性能.超低功耗32.768K石英振蕩子的功耗通常遠(yuǎn)低于1μW,因此流入電路中的電流非常小.此外,晶振頻率高度依賴于容性負(fù)載.為提高振蕩器的穩(wěn)健性,我們建議在PCB布線期間遵循以下準(zhǔn)則:
•從XTAL1/TOSC1和XTAL2/TOSC2連接到晶振的信號(hào)線應(yīng)盡可能短,以減小寄生電容并提高抗噪性和抗串?dāng)_性.應(yīng)避免使用任何類型的插座.
•在晶振和信號(hào)線的周圍放置地平面和保護(hù)環(huán),對(duì)其進(jìn)行屏蔽.
•避免在晶振線附近布數(shù)字線(特別是時(shí)鐘線).對(duì)于多層PCB板,避免在晶振線下方布信號(hào)線.
•使用高質(zhì)量PCB和焊接材料.
•灰塵和濕度會(huì)增加寄生電容并減弱信號(hào)隔離,因此建議使用保護(hù)涂層.
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2026-02-05]1.6×1.2毫米的奇跡Geyer格耶KX...
- [2025-10-28]RV-3028-C7開啟低功耗實(shí)時(shí)計(jì)時(shí)新...
- [2025-10-10]低功耗的電壓控制振蕩器KX0-77
- [2025-09-15]RL78/L23開啟下一代智能家居低功...
- [2024-03-13]QVS推出MEMS石英振蕩器產(chǎn)品QMEM...
- [2023-06-29]-40~+105°C時(shí)的6G貼片石英晶體...
- [2020-07-16]通信網(wǎng)絡(luò)時(shí)鐘系統(tǒng)7x5mm溫補(bǔ)晶振...
- [2020-07-06]時(shí)鐘網(wǎng)絡(luò)與OCXO振蕩器的階層級(jí)別...
業(yè)務(wù)經(jīng)理
客服經(jīng)理
